- 三星提出CUBE策略,推動3D記憶體架構
- zHBM將記憶體直接堆疊於處理器上方
- zHBM效能目標較HBM4E最高提升八倍
- 三星已出貨12層HBM4E樣品,並開發HBM5
- zNAND-O計劃2028年推出樣品
- 三星將深化與台灣半導體供應鏈合作
三星推CUBE策略 3D記憶體zHBM效能目標增八倍
已沉寂展開完整內容
(綜合中央社、聯合報等2家媒體報導)
三星電子記憶體產品規劃部門副總裁崔璋石(Jangseok Choi)今日於SEMICON Taiwan記憶體高峰論壇宣布,將以「CUBE」策略推進3D記憶體架構,涵蓋新一代zHBM及zNAND-O,分別瞄準AI資料中心與裝置端AI市場。
崔璋石表示,AI產業正由生成式AI邁向代理式AI(Agentic AI),傳統2D架構已面臨瓶頸,透過「Z軸」進行3D整合是釋放下一階段AI運算能力的關鍵。CUBE策略聚焦容量(Capacity)、利用率(Utilization)、頻寬(Bandwidth)及效率(Efficiency)四大面向,藉由垂直堆疊在不增加PCB面積下擴充容量,並縮短邏輯晶片與記憶體間的傳輸距離。
在HBM產品布局上,三星今年5月已開始出貨業界首款12層HBM4E樣品,當單一GPU配置四個HBM4E堆疊時,系統頻寬最高可達每秒16TB;相較HBM4,每瓦效能提升20%,熱阻降低10%。三星也已著手開發HBM5,目標較HBM4E效能提高一倍,每瓦效能再提升20%,熱阻降低20%。
三星揭示突破傳統2.5D架構的zHBM,將記憶體直接堆疊於處理器上方,大幅縮短資料移動距離。相較HBM4E,zHBM效能目標最高提升八倍、每瓦效能提升三倍,熱阻降低75%至90%,藉此突破AI加速器的頻寬及散熱限制。
裝置端AI方面,三星提出3D儲存方案zNAND-O,結合V10 BV-NAND與矽穿孔(TSV)技術,垂直堆疊多個V-NAND晶片,再透過UCIe介面與NPU整合於單一封裝。zNAND-O位元密度可達DRAM的十倍,讀取頻寬為傳統NAND Flash的七倍,計劃2028年啟動樣品供應。新一代V10技術導入鍵合技術,位元密度較前一代提升58%,I/O速度提高33%,功耗下降25%至26%。
三星表示,憑藉記憶體、邏輯晶片、晶圓代工與先進封裝的整合能力,將深化與台灣半導體供應鏈合作,共同推進下一代3D IC發展。
本事件已沉寂,相關脈絡見「相關事件」