魏哲家揭露CoPoS進度 試驗線建置中

（綜合中央社、聯合報等2家媒體報導）

台積電董事長魏哲家16日在法人說明會中，進一步揭露面板級先進封裝CoPoS的開發進度。他表示，目前台積電先進封裝仍以CoWoS為主，但公司同步開發其他替代技術，以降低大型AI晶片的封裝成本。目前CoPoS試驗線正在建置，相關技術及良率預計還需要約一年時間成熟，之後才會與客戶共同導入生產。

魏哲家指出，隨著AI加速器整合的GPU、ASIC及HBM數量持續增加，封裝面積愈做愈大，成本與製程複雜度也同步升高。台積電除了持續推進CoWoS，也正尋找成本及面積利用率更具效率的技術方案，並與基板供應商合作，協助客戶產品順利推向市場。

市場資料顯示，台積電CoPoS初期可能由310毫米乘310毫米的面板尺寸切入，2026年進入設備及材料驗證，2027年展開小量試產，原先預期最快於2028年下半年至2029年進入量產。魏哲家此次說明，意味試驗線完成建置後，未來一年將是技術成熟、良率提升及客戶驗證的關鍵期。

此外，魏哲家也說明今年上調資本支出的原因，最主要為客戶需求持續增加，促使台積電與客戶合作擴充產能；另一項則是通膨因素，在採購設備時因應通膨後的價格[1]。