英特爾18A-P進入風險生產 搶攻蘋果訂單

（綜合ETtoday新聞雲、聯合報、自由時報等3家媒體報導）

英特爾（Intel）宣布，旗下最先進製程節點18A-P已進入「風險生產」（risk production）階段，距離正式量產再進一步。該消息於夏威夷檀香山舉行的超大型積體電路研討會（VLSI Symposium）上公布。

18A-P為18A家族的強化版本，相較18A可提升9%效能、降低18%功耗，耐熱能力提高至少20%，並與現有18A設計完全相容。英特爾自去年12月起已在亞利桑那州工廠量產18A晶片，但尚未取得大型外部客戶訂單。市場先前傳出英特爾已與蘋果達成初步代工協議，分析師認為蘋果較可能等待18A-P成熟後才採用該製程[2]。

英特爾執行長陳立武5月曾表示，預期2026年下半年可獲得多家晶圓代工客戶承諾下單[2]。Counterpoint Research分析師Neil Shah指出，良率是客戶最重視的關鍵，若英特爾能保證首月良率超過90%，就有機會吸引更多客戶。

分析師認為，相較於晶圓代工，英特爾更有機會率先在先進封裝領域爭取大型客戶。其EMIB封裝技術被視為可與台積電CoWoS競爭，而台積電封裝產能長期供不應求，形成瓶頸，為英特爾帶來切入機會。

（新增中時電子報、自由時報、聯合報等6家媒體報導）

本次報導新增英特爾在VLSI研討會上公布的18A-P技術細節，以及分析師對其搶單台積電所面臨的Arm架構障礙。

技術規格細節

英特爾於VLSI研討會上公布18A-P多項技術細節。新製程導入Power Boost技術，採用雙接點與低電阻電晶體設計，散熱能力提升20%至40%，垂直互連通孔電阻降低10%至30%。製程新增低功耗與高效能電晶體選項，以及第五種邏輯臨界電壓配置。18A-P與18A採用相同設計規則，提供180奈米與160奈米兩種標準元件高度。

在實際CPU核心測試中，採用GAA與背面供電技術後，在約0.5V低電壓環境下可提升約30%運作頻率。相較傳統正面供電架構，背面供電技術可減少11%佈線面積，動態電壓驟降減少達10倍，實現最高6%頻率提升或降低超過15%動態功耗。

英特爾亦展示下一世代技術研發成果，包括NMOS與PMOS垂直堆疊的CFET、氮化鎵與矽整合的電源管理技術，以及結合氣隙結構的減材釕互連技術，新型互連架構相較傳統銅互連可降低最高35%電容。

市場競爭分析

分析師指出，英特爾搶單台積電仍面臨重大障礙。Counterpoint Research分析師Neil Shah表示，英特爾主要生產基於x86指令集的晶片，而蘋果、Google、亞馬遜等客戶的客製化晶片全基於Arm架構，「英特爾未曾生產過基於Arm架構的晶片，而台積電卻專精於此」[2]。此外，台積電正加碼擴建其高達1650億美元的晶片製造園區，位置距離英特爾亞利桑那州廠僅50英里[7]。