輝達推CUDA-Q Logical 容錯量子運算開發提速7倍

（綜合中央社、聯合報等2家媒體報導）

輝達（NVIDIA）在IEEE量子週宣布擴展開源CUDA-Q平台，推出全新「CUDA-Q Logical」協調層，提供可程式化且可驗證的架構，協助研究人員設計與測試容錯量子運算應用。

容錯量子電腦透過邏輯量子位元修正實體量子位元的錯誤，被視為量子運算邁向藥物探索、金融建模及材料開發等實際應用的關鍵。CUDA-Q Logical可將演算法、錯誤修正碼、硬體架構及量子處理器等元件納入同一套工作流程，研究人員能快速切換不同錯誤修正方式與硬體配置，評估所需實體量子位元、執行時間及其他資源。

美國費米國家加速器實驗室導入後，將容錯演算法開發時間由五個月縮短至三周，速度提升七倍。輝達運算工程副總裁暨總經理Timothy Costa表示，量子運算正邁入邏輯量子位元時代，CUDA-Q Logical提供整合及共同最佳化系統所需的彈性，不受特定量子位元類型與架構限制。

CUDA-Q Logical也協助降低硬體門檻。Iceberg Quantum利用該平台為Diraq的量子位元建立容錯架構模型，結果顯示只需約15萬個實體量子位元，便可建立1,000個邏輯量子位元，所需數量比Diraq先前估計減少約九成[3]。

此外，輝達將桑迪亞國家實驗室開發的QUOPS測試標竿導入CUDA-Q，用於衡量容錯量子系統執行實際應用的準備程度。桑迪亞已公布Google、IBM及Quantinuum量子處理器的初步測試結果[3]。

CUDA-Q Logical現已獲費米國家加速器實驗室、Infleqtion、IQM Quantum Computers、QCDesign、Quantum Motion及桑迪亞國家實驗室採用[3]。