imec攜ASML台積電 發表2D材料電晶體12吋晶圓技術

（綜合中央社、中時電子報、聯合報等3家媒體報導）

比利時微電子研究中心（imec）今日宣布，與艾司摩爾（ASML）及台積電在2026年IEEE/JSAP VLSI技術與電路研討會上，共同發表一套創新、穩健且可擴充的12吋晶圓整合技術路徑，用於2D材料的n型與p型場效電晶體（FET）。

這是首次展示搭配50奈米閘極間距（CPP）的微型化nFET（採用二硫化鉬作為通道材料）與pFET（採用二硫化鎢或二硒化鎢），並取得良好的電流-電壓特性。這些成果象徵2D材料電晶體從實驗室邁向晶圓廠的關鍵進展，預期用於超高度微縮化的邏輯元件，以及後段製程和晶背應用。

imec運算暨記憶體元件技術研發副總裁Gouri Sankar Kar表示，透過與ASML合作，採用經過最佳化的單次圖形化EUV微影技術，是實現微縮化閘極間距的關鍵。ASML指出，EUV微影技術提供的更高解析度，成功製出通道長度短至28奈米的TMD電晶體，間距也與最先進的電晶體節點相容。

台積電技術研究副總經理暨技術長曹敏表示，研究合作聚焦為「從實驗室邁向晶圓廠」的技術轉變降低風險和加速進展，確保創新的通道材料能快速有效地整合到先進製造。

這套類似於CMOS的整合方法，在單片12吋晶圓上整合nFET與pFET，達到高達94%的可操作電晶體，驗證其穩健性與穩定度。pFET性能表現已接近創下紀錄的實驗室元件水準，解決了TMD電晶體長久以來的技術挑戰。